하드웨어 뉴스
분류 하드웨어 뉴스 | CPU

AMD, 코어 통합 FPGA 요소를 특징으로하는 CPU 디자인 특허 신청

작성자 정보

  • 작성자 흥엉이
  • 작성일

컨텐츠 정보

본문

번역본이라 오역이 있을 수 있습니다.



AMD는 핵심 설계에 통합 된 FPGA (Field-Programmable Gate Array) 요소가있는 CPU 설계를 설명하는 미국 특허를 신청했습니다. "컴퓨터 시스템에서 효율적인 프로그래밍 가능 명령어를 위한 방법 및 장치"라는 제목의 이 특허 출원은 FPGA 요소가 실제로 부동 소수점 및 정수 실행 장치에 대한 레지스터와 같은 CPU 리소스를 공유하는 핵심 설계에 새겨진 FPGA 요소가 있는 CPU를 설명합니다. 이 특허는 의심 할 여지없이 AMD가 발표 한 자일링스 인수 계획의 결과로 나온 것이며 FPGA와 CPU 결합을 완전히 다른 수준으로 끌어 올렸습니다. 이름에서 알 수 있듯이 FPGA는 원하는 특정 기능을 실행하기 위해 미리 결정된 테이블 (업데이트 가능)에 따라 자체적으로 재구성 할 수있는 하드웨어 구성입니다.


인텔은 이미 동일한 패키지에 CPU + FPGA 콤보를 제공했습니다. 예를 들어,이 회사의 Xeon 6138P에는 1,150,000 개의 로직 요소를 제공하는 Arria 10 GX 1150 FPGA 온 패키지가 포함되어 있습니다. 그러나 이것은 단순히 동일한 기판에 있는 CPU + FPGA 콤보입니다. 네이티브 코어 통합 FPGA 디자인이 아닙니다. Intel의 제품은 FPGA에서 수행 된 복잡한 작업을 CPU에서 가져와 FPGA에서 처리 한 다음 그 결과를 CPU로 반환해야 하기 때문에 심각한 성능 및 지연 문제가 있습니다. AMD의 디자인은 특정 로터리를 효과적으로 제거하므로 훨씬 더 높은 성능을 허용해야 합니다.


7fe7d9a9fb49722e2e9af38a191309d1_1609861748_8217.jpg 7fe7d9a9fb49722e2e9af38a191309d1_1609861748_8913.jpg
 

특허 출원에서 더 흥미로운 주장 중 일부는 다음과 같습니다.


- 프로세서에는 다양한 유형의 맞춤형 명령을 실행하도록 프로그래밍 할 수 있는 하나 이상의 재 프로그래밍 가능한 실행 장치가 포함되어 있습니다.

- 프로세서가 프로그램을 로드 할 때 사용자 지정 명령을 실행하도록 PEU를 프로그래밍 하는 프로그램과 관련된 비트 파일도 로드합니다.

- CPU의 디코딩 및 디스패치 장치는 특수한 명령을 적절한 PEU에 자동으로 디스패치 합니다.

- PEU는 FP 및 Int EU와 레지스터를 공유합니다.

- 속도 향상이 필요한 경우 PEU는 Int 또는 FP 워크로드도 가속화 할 수 있습니다.

- 시스템 보안 기능을 사용하면서 PEU를 가상화 할 수 있습니다.

- 각 PEU는 시스템의 다른 PEU와 다르게 프로그래밍 할 수 있습니다.

- PEU는 일반적인 FP32 / FP64가 아닌 데이터 형식 (예 : Bfloat16, FP16, Sparse FP16 등)에서 작동하여 데이터를 처리하기 위해 새로운 실리콘이 만들어 질 때까지 - 기다릴 필요 없이 머신 러닝을 가속화 할 수 있습니다. 유형.

- PEU는 즉석에서 다시 프로그래밍 할 수 있습니다 (런타임 동안) 

- 워크로드에 따라 성능을 최대화하도록 PEU를 조정할 수 있습니다.

- PEU는 단일 주기로 더 복잡한 작업을 수행하여 IPC를 대폭 증가 시킬 수 있습니다.

- 현재 이러한 종류의 설계는 이론적으로 새로운 명령 지원과 관련하여 업그레이드 할 필요가 없는 업데이트 가능한 CPU를 허용합니다. FPGA는 프로그래밍 가능한  하드웨어 로직이므로 간단한 펌웨어 업데이트를 통해 CPU가 새롭고 이국적인 명령어가 출시 될 때 처리 할 수 ​​있도록 FPGA 어레이를 재구성합니다. 이 통합에 대- 한 또 다른 주장은 이러한 방식으로 오늘날 CPU에서 발견되고 레거시 x86 명령어를 지원하는 일부 고정 기능 실리콘을 다이에서 제외 시켜 FPGA 패키지 자체에서 처리 할 수 ​​있다는 것입니다. 


이것은 또한 AMD가 현재 존재하는 "다크 실리콘"의 CPU를 트리밍 할 수있게 해줄 것입니다. 기본적으로는 사용하지 않을 때 다이 공간을 낭비하는 것처럼 유휴 상태에 있는 고도로 특수화 된 하드웨어 가속 블록입니다. 결론은 이것이다 : 고도로 전문화 된 작업을 위해 예약 된 더 낮은 다이 공간을 가진 CPU, 따라서 다른 리소스 (예 : 더 많은 코어)에 더 많은 다이 영역을 사용할 수 있고 즉시 재구성 할 수 있는 통합 코어 당 FPGA 요소가 있는 CPU 처리 요구에 따라 스스로. 그리고 AI 추론 및 가속, AVX (예 : AVX), 비디오 하드웨어 가속 또는 기타 워크 로드와 같은 특별한 작업이 필요하지 않은 경우 FPGA 요소를 CPU 자체의 부동 소수점 및 정수 단위를 "터보"하도록 재구성 할 수 있습니다. 


출처 : https://www.techpowerup.com/276804/amd-applies-for-cpu-design-patent-featuring-core-integrated-fpga-elements



댓글 5개 / 1페이지

관성님의 댓글

  • 관성
  • 작성일
좋은 정보 감사합니다.

건군님의 댓글

  • 건군
  • 작성일
정보 감사해요

성준성진아빠님의 댓글

  • 성준성진아빠
  • 작성일
정보 감사합니다.

웃지요님의 댓글

  • 웃지요
  • 작성일
좋은정보 감사합니다.
앞으로가 기대됩니다 :)

미쿠몽몽님의 댓글

  • 미쿠몽몽
  • 작성일
뭔 얘긴진 잘 모르겠지만 암튼 더 좋아지는군요!
하드웨어 뉴스
번호
제목
이름